CPU -cachen som innehåller data som väntar på att komma in i CPU anses vanligtvis inte vara en separat cache -nivå utan snarare en del av
CPU:s interna struktur ofta inom
exekveringsenheten eller nära förknippad med det.
Här är varför:
* cache hierarki: CPU -cachar (L1, L2, L3) är främst utformade för att innehålla data som CPU kan Behöver snart, baserat på lokalitetsprinciper. De lagrar vanligtvis inte data "väntar på att ange" CPU.
* Dataflöde: När data hämtas från minnet rör sig de genom cachehierarkin (om de är närvarande) och så småningom når CPU:s interna register. Dessa register har uppgifterna omedelbart före och efter körningen.
* Instruktionspipelining: Modern CPUS använder pipelining, där flera instruktioner behandlas i olika steg samtidigt. Detta innebär att data som hämtats från minnet kan vara för en instruktion längre ner i rörledningen, inte den som för närvarande körs.
Därför, även om det inte finns en specifik cachenivå för data som väntar på att komma in i CPU,, är CPU:s interna strukturer, inklusive dess exekveringsenhet och tillhörande buffertar, hantering tid.
