Verilog är ett programmeringsspråk som beskriver digital hårdvara . Påståenden är påståenden som definierar väntade förhållandena inom ett program . I Verilog , är påståenden som används för att definiera påstår att din krets skulle stöta på under normal drift . Dessa påståenden kan användas för att analysera krets för fel. Eventuella programmeringsfel kan leda till en misslyckad påstående , som hjälper dig att spåra en bugg tillbaka till dess grundorsak . Du bör lägga till påståenden till din Verilog -program som hjälper dig att felsöka systemet , och som ett verktyg för att hjälpa andra programmerare när de granskar din kod . Saker du behöver
Verilog Integrated Development Environment ( IDE ) , som Altera Quartus II ( se Resurser för länk )
Visa fler instruktioner
1
Öppna Verilog IDE genom att klicka på dess ikon . Skapa ett nytt projekt genom att klicka på " File" och sedan välja " New Project Wizard . " Ett nytt projekt öppnas . Välj ett namn och katalog för det här projektet . Tryck på " Next " för att gå igenom resten av sidorna , lämnar alla inställningar på deras standard . Tryck på knappen "Slutför" för att skapa projektet .
2
Välj " File" och sedan " Ny " för att öppna ett fönster filen skapades . Välj " Verilog HDL File " och tryck på " OK " knappen för att lägga till en ny Verilog -fil till projektet . En tom Verilog filen visas i huvudtexten redigeringsfönstret .
3
Skapa en modul uppkallad efter projektet . Till exempel, om ditt projekt heter " påståenden " kan du skriva följande modulen definition :
modul Påståenden ,
4
Deklarera två register som håller värden , som heter " A " och " B ", som den här :
reg A , B ,
5
Ange startvärdet för varje register så här :
ursprungliga börja A = 0 ; ursprungliga börja B = 1 ;
6
Anta att du har ett "om " uttalande som testar om " A " inte lika med " B. " Vid denna punkt i programmet , bör det alltid vara sant , eftersom " A " och " B " var bara initieras på olika värden . Detta skulle vara ett bra ställe att sätta en " hävda " uttalande . Skriv följande " om " uttalande , följt av en " hävda " uttalande :
if ( ! A = B ) hävdar ( ! A = B ) ;
7
Skriv ett mer verbose " hävda " uttalande som skriver ut meddelanden när ett " hävda " uttalande behandlas . Byt ut " hävdar ( A = B ! ) , " Uttalandet med följande :
hävda ( ! A = B ) $ display ( " . Påstående passerade A inte är lika med B. " ) , annars $ error ( " Påstående misslyckades A är lika med B. . " ) ;
8
Kör programmet genom att trycka på den gröna " Play " -knappen i det övre verktygsfältet . Programmet ska skriva ut följande meddelande : " Påstående passerat . En inte lika B. " Men om någon bugg inträffar som sätter värdet av " B " till noll , kommer påståendet att misslyckas och felmeddelandet " Påstående misslyckades . A är lika med B " kommer att visas .
9
Använd påstående meddelanden att analysera läget i ditt program och kontrollera alla dina antaganden om design . När ett påstående misslyckas flera gånger , det finns en bugg i programmet som inte uppfyller din design kriterier . Du kan arbeta dig från påståendet bakåt till den grundläggande orsaken till detta fel .
